从接收端开始
先查 FPGA、PHY 或其他接收芯片的时钟输入规格，确认支持的输出制式、输入幅度、共模条件和参考电路。即使同为差分输入，也不能假定所有制式都直接兼容。
频率、电压、封装还不够
还应核对输出脚位、OE/NC 定义、AC/DC 耦合及端接方式。应依据所选驱动器和接收端资料确定电路，避免把某一系列的参考端接当成所有产品的通用电路。
比较抖动时，带上测量条件
RMS 相位抖动数值应与积分频段一起阅读。不同频段或测量条件下的数字不宜直接横向比较；电源、布线和测试方法也会影响系统测得的结果。
一封完整的差分询价
说明频率、输出制式、供电、封装和引脚数、温区、抖动指标及积分带宽，再补充接收芯片、数量和目标交期。有现用型号时，请保留完整订货编码。
本文用于初步选型沟通。具体设计以器件规格书、主芯片资料和应用测试为准。