应用选型参考 · 场景示例
先画时钟关系图
列出 FPGA、视频处理与其他接收端需要的参考时钟，区分独立时钟和必须保持关系的时钟。多颗独立振荡器不能自动等同于同步多输出时钟方案。
研发核对电气与时序
确认输出制式、耦合、端接、抖动带宽及启停条件，连同接收端输入要求比较。是否需要频率调节、锁相或同步功能，应由系统架构明确。
采购避免系列名代替订货码
同系列可有不同频率、输出与使能定义。多路时钟的 BOM 应逐项记录用途与完整后缀，对可编程配置保留确认记录，便于样品和量产保持一致。
场景示例：接口兼容但启停时序不同
候选料虽然频率与输出制式相同，仍需检查使能后时钟有效时间和复位释放条件。通过系统启动及休眠恢复测试确认，再决定是否批准。
询价与验证资料清单
- FPGA / 接收端型号
- 时钟树及同步关系
- 输出、抖动与启停条件
- 配置和完整订货后缀
